PARTIAL TRANSLATION OF JP 3(1991)-269728 A

Publication Date: December 2, 1991

Title of the Invention: INSTRUCTION EXECUTION CONTROL SYSTEM

FOR PIPELINE COMPUTER

Patent Application Number: 2-70377

Filing Date: March 20, 1990 Inventors: Akira YASUSATO

Applicant: FUJITSU LTD

(Page 2, lower left column, line 3-lower right column, line 12)
[Prior art]


As a technology for a high-speed operation of computers, a pipeline technology is known. This technology aims at shortening an apparent machine cycle by decomposing the operation of an instruction to plural stages, so that different stages of plural sequential instructions are executed simultaneously.

Figure 8 is a schematic diagram of a pipeline. As shown in the drawing, an instruction passes through n pieces of stages S₀-S_{n-1} sequentially. At each stage, an independent task such as instruction decoding, address computation of an operand, address translation, buffer access and operation execution is performed. When plural instructions are successively inputted to this pipeline, the respective instructions are executed in parallel at different stages, to proceed to the final stage sequentially. Generally, the operation of writing into a register or a memory is performed at the final stage. In other words, no operation at the final stage equals to no actual action to have been taken, which means no instruction has been executed.

The use of such a pipeline achieves an efficient operation when instructions are successive. However, when an instruction execution sequence is changed by a jump or the like, and a non-successive processing is performed, disorder in the sequence causes a vacant section in the stage

of the pipeline before the processing of a jumped instruction can be started, whereby it is impossible to make the most of a high-speed performance.

Conventionally, in order to improve the above-mentioned drawback, technologies such as a delayed jump and a skip are proposed. Although these technologies have achieved some effects, they are not yet satisfying.



concept of pipeline Fig. 8

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03269728 A

(43) Date of publication of application: 02.12.91

(51) Int. CI

G06F 9/38

(21) Application number: 02070377

(22) Date of filing: 20.03.90

(71) Applicant:

FUJITSU LTD

(72) Inventor:

YASUSATO AKIRA

(54) INSTRUCTION EXECUTION CONTROL SYSTEM FOR PIPELINE COMPUTER


(57) Abstract:

PURPOSE: To attain the control without using a branching instruction by providing a flag which controls the validation/invalidation of sequential instructions and providing a conditional selective skip instruction which sets the control data to this flag on conditions.

CONSTITUTION: A conditional selective skip instruction 5 for instruction execution control has a function to designate a condition and to control the instruction execution in accordance with the validity/invalidity of this condition, and (r) instructions 6 of the following sequence are the control objects. Control data 7 and 8 are selected in accordance with the validity/validity of the condition designated by the instruction 5 and are stored in an instruction execution control flag 2. An invalidation control circuit 3 controls the validation/ invalidation of an instruction in the final stage SN-1 of a pipeline 1 by the value of this flag 2. Consequently, the condition is designated by the conditional selective skip instruction 5 to practically segment the instruction sequence by invalidation, namely, the skip of one group of instructions. Thus, the control with

this system can be carried out without using the branching instruction which reduces the effect of the pipeline mechanism.

COPYRIGHT: (C)1991, JPO& Japio



19日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 平3-269728

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月2日

G 06 F 9/38

330 K

7927-5B

審査請求 未請求 請求項の数 5 (全7頁)

49発明の名称 パイプライン計算機における命令実行制御方式

> 願 平2-70377 ②特

願 平2(1990)3月20日 ②出

個発 83 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

勿出 富士通株式会社 願 人 弁理士 長谷川 文廣

外2名

1. 発明の名称

パイプライン計算機における命令実行制御方式

2. 特許請求の節例

(1) パイプライン方式で命令のセットを実行する 計算機において.

複数のピットからなる命令実行制御フラグと、 指定した条件が成立したか否かにより予め設定 されている制御データを上記命令実行制御フラグ に被写する機能をもった条件付選択スキップ命令 とを設け、

パイプラインの実行ステージを命令が遭遇する ごとに上記命令実行制御フラグの各ピットの値を 一方向へ1ピットシフトし、当路フラグのシフト 方向の端のピットの値がONである場合は現在実 行ステージにある命令を実行し、また上記端のピ ットの値がOPPである場合は上記家行ステージ にある命令をキャンセルするように制御し、

命令のセット中に上記条件付選択スキップ命令 を挿入することにより、後統の命令シーケンスに おける個々の命令の実行の有効、無効を条件付き で制御することを特徴とするパイプライン計算機 における命令実行制御方式。

- (2) 請求項1において、条件付選択スキップ命令 は、指定した条件が成立した場合に自己のオペラ ンドの特定部分の制御データを上記命令実行制御 フラグに復写し、また指定した条件が不成立の場 合には複写をしない級能をもったものであること を特徴とするパイプライン計算機における命令実 行前御方式。
- (3) 請求項1において、条件付選択スキップ命令 は、指定した条件が成立した場合に自己のオペラ ンドの特定部分の制御データを上記命令実行制御 フラグに複写し、また指定した条件が不成立の場 合には上記制御データを反転して複写する機能を もったものであることを特徴とするパイプライン 計算機における命令変行制部方式。
- (4) 請求項1において、条件付選択スキップ命令

は、指定した条件が成立した場合に自己のオペランドの特定部分の制御データを上記命令実行制御フラグに復写し、また指定した条件が不成立の場合には他の特定部分の制御データを復写する機能をもったものであることを特徴とするパイプライン計算機における命令実行制御方式。

(5) 翻求項1において、命令シーケンス中の命令 の実行の可否を個々に指定する複数のピットから なる制御データを複数個予め格納する専用の配性 舗成をそなえ

条件付選択スキップ命令は、指定した条件の成立、不成立により上記専用の記憶領域に格納されている制御データの定められた1つを指定して上記命令実行制御フラグに加写する機能をもったものであることを特徴とするパイプライン計算機における命令実行制御方式。

3. 発明の詳細な説明

(概 要)

パイプライン方式の計算機において、パイプラ

実行の有効、無効を制御する方式に関する。

〔従来の技術〕

計算機を高速に効作させるための技術としてパイプライン技術がある。これは命令の効作を複数のステージに分解し、退兢した複数の命令の異なるステージを同時に実行することで見かけのマシンサイクルを短縮しようとするものである。

第8図は、パイプラインの観念図である。図示のように、命令は「個のステージ S。~ S。」を関に退過していく。各ステージでは、命令デコード、オペランドのアドレス計算、アドレス変換、パッファクセス、演算変行などの独立立した合が返れて、このパイプラインに複数の命令一ジを終して入力されると、各命令は別々のステージをあれる。 選常、最終ステージでレジスタや最終ステージのよう。 最終ステージでしたなから、では、最終ステージでである。 はないでは、最終ステージでである。 はないのないに変にある。 はないのないにない。その命令は実行されなかったことになり、その命令は実行されなかったのと

特開平3-269728(2)

イン上の命令シーケンスの中の各命令の実行の有効、無効を制御する方式に関し。

分岐命令を極力使用せずに済ますことを可能に する手段を提供することを目的とし.

複数のビットからなる命令実行制御フラグとと、 指定した条件が成立したか否かにより予め設定されている制御データを上記命令実行制御フラグに 複写する機能をもった条件付選択スキップ命令が過 を設け、パイプラインの実行ステージを命令が過 を設け、パイプラインの実行ステージを命令が過 の値を一方向へ 1 ビットの値がONである場合は の位を一方向の端のビットの値がONである場合は 現在実行ステージにある命令を実行し、また上記 端のビットの値がOドドである場合は上記実行ステージにある命令をキャンセルするように制御する も和成をもつ。

(産数上の利用分野)

本発明は、パイプライン方式の計算機において、 パイプライン上の命令シーケンスの中の各命令の

じになる。

このようなパイプラインを用いると、命令が遮 続しているケースでは効率良く助作するが、分岐 等によって命令実行シーケンスを変更し、不連続 な処理を行う場合には、分岐先の命令の処理を開 始できるまでに、シーケンスの乱れからパイプラ インのステージに空きが生じて、高速性を活かせ ないという欠点があった。

世来、上記の欠点を緩和するために、遅延分岐、 スキップ等の技術が提案されており、それなりの 効果はあげていたが、なお満足できるものではな かった

〔発明が解決しようとする課題〕

本発明は基本的にパイプライン機構の効果を低 下させる要因であるところの分岐命令を極力使用 せずに済ますことを可能にする手段を提供するこ とを目的としている。

特開平3-269728(3)

〔課題を解決するための手段〕

本発明は、パイプラインの実行ステージを通過する複数個の命令のセットについて、 順次の命令の有効/無効をON/OPPで制御する複数ピットのフラグを設けるとともに、このフラグに条件付きで制御データを設定する条件付選択スキップ命令を設けて、命令実行制御を行うようにしたものである。

第1 図は、例示的手段を用いて示した本発明の 原理図である。

第1回において、

1は、パイプラインであり、n個(n≥2)の ステージS・、S・・・、Sa・・をもつ。

2 は、命令実行制御フラグであり、 r 個 (r ≥ 2) のピット数をもつ。

3は、最終ステージS ... に設けられた無効化 制御回路であり、最終ステージS ... を命令が通 遇するごとに命令実行制御フラグ2を1ビット左 シフトさせ、その結果の命令実行制御フラグ2の 最上位ビットのON/OFF (ON-有効、OFF -

し、フラグ2に格納する方法のほか、1個のみ用 定して条件成立の場合にフラグ2に格納し、そし て条件不成立の場合にはフラグ2に格納せず、フ ラグ2の全ピットの値をONにして命令を全て有 効にする方法や、条件不成立の場合は制御データ の全ピット値を反転してフラグ2に格納し、条件 成立時と条件不成立時とで命令の有効/無効を逆 転させ、実行命令を入れ替える方法などをとるこ とができる。

(作用)

本発明方式を用いることにより、ある条件の成立、不成立によって後の動作を変化させるが、すぐに元の流れに戻るようなプログラムを処理する場合、成立の場合に実行する命令のグループと不成立の場合に実行するグループとを命令実行制御フラグのビット列上にパターン化しておき、条件付送択スキップ命令で条件を指定することにより、簡単に一方のグループの命令を無効化、すなわちスキップして実質的に命令シーケンスを切り分け

無効)の値によって、そのとき最終ステージS_{M-1} にある命令の有効/無効を制御する。

4 は、パイプラインで実行される複数の命令の セットである。

5 は、本発明により設けられた命令実行制御用の条件付選択スキップ命令であり(SSで奏す)。 条件を指定して、その成立/不成立に応じた命令 実行制御を行う機能をもつ。後続シーケンスの「個(r22)の命令が制御対象となる。

6は、条件付選択スキップ命令5 (SS) によって実行の可否を制御される対象の「個の後続命令である (a a , a , …, a - , で要す)。

7、8は、命令実行制御フラグ2に設定される 制御データであり、命令5で指定された条件の成立/不成立により選択されて、命令実行制御フラ グ2に格納される

制御データ(7、8)は、命令5のオペランドの一部に予め設定されるかあるいは専用の記憶領域に設定されることができる。また例御データは、複数個用意して条件の成立/不成立によって選択

ることができる。

各グループの命令は、1本のストリング上に混在して並んでいるため、条件の成立/不成立によって実行する命令のグループが一方に限定されても、命令フェッチの順序はストリングの配列順、つまりアドレス順に行われ、分岐命令の場合のようなパイプラインの乱れは生じない。このため処理の再達化が可能となる。

(実施別)

第2図ないし第7図を用いて、本発明の実施例 を説明する。

第2図は本発明の1実施例回路の構成図で、 第 1図の命令実行制御フラグ2 および無効化制御回 路3に対応する回路部分を示したものである。

第2図において、21はシフトレジスタで構成された命令実行制御フラグ回路、22は最終ステージで実行結果データを書き込む先のメモリ領域あるいはレジスタなどのディスティネーション、23は実行結果を書き込むために最終ステージで

持開平3-269728(4)

つくられる従来のものと同じWE(ライトイネーブル) 他号、24は命令変行制御フラグ回路21からの最上位ビット出力、25はWE信号23とフラグ回路21の最上位ビット出力24との一致をとり、WE信号を有効化/無効化するANDゲート、26はANDゲート25の出力のWE信号、27は延終ステージの直前のステージから出力される命令移動を通知するステージ移動信号、28は第1図の側御データ7または8に対応する側御データ、29は変行結果データである。

従来の方式では、緑終ステージでの実行結果データ29をディスティネーションに都含込む動作を支配するものはWE信号23であったが、本発明では、WE信号23を、そのとき対応する命令の有効が無効を制御する命令実行制御フラグピットであるQ上位ピット出力24の値でゲーティングすることにより、有効(Q上位ピット出力24~ON)とされたWE信号23が、WE信号26としてディスティネーション22を替き込み可能にするために印加されるようになっている。つま

り有効な命令に対応するWEI信号はON、無効な命令に対応するWEI信号はOFFに制御され、OFFの場合はディスティネーション22への実行結果データ29の番を込みは禁止されることによって命令実行の無効化が行われる。

第3回は、命令実行制御フラグ回路の細部構成を示したもので、30はシフトレジスタ、31ー0ないし31ーrー1は、rビットの命令実行制御フラグの各々のビット値をセットするためのr個レジスタ段、32ー0ないし32ーrー1のはセレクタであり、セット時には制御データ入りしる1ーrー1の入りへ結合し、またシフト時には力の各々にそれの右隣のレジスタ段31ー1ないし31ーrー1の出力を結合し、シフト動作を可はにする。なおレジスタ段31ーrー1については右隣にレジスタ段がないのでシフト時に「1」が入力される。

パイプラインの最終ステージ (第1回のS*-*)

に条件付選択スキップ命令SSが到達したとき。 第3図の 'セット' 信号がONになり、制御デー クのレジスタへのセットが行われるが、以後は、 'シフト' 信号がONで 'セット' 信号はOFF となり、シフト助作が行われる。

'セット' / 'シフト' 信号は、第1図の無効 化制御回路3によって発行される。

第4図は、制御データの設定方法(その1)を示し、命令内フィールドに制御データを直接記述する方法である。図中、40は条件付選択スキップ命令、41はオペコード(SS)フィールド、42は(条件)フィールド、43は制御データを配述するフィールドである。(条件)フィールドには、成立/不成立の定まる何らかの条件(たとえばあるレジスタの値がゼロである場合は成立、その他の場合は不成立であれば、フィールド43の制御データが第2図の命令実行制御フラグ国路21にセットされ、それに基づく命令実行制御が行われる。他方、条件が不成立であれば、制御デ

ータのセットは行わずに、命令実行制御フラグ回路21の全ピットの値を、有効指示にし、後続の全命令をキャンセルせずに実行させる。

第5図は他の刺物データの設定方法(その2)を示す。図中、50はメモリ、51は制御データ専用の記憶領域で刺御データを複数種類格納できるもの、52はコンディションコードで、条件判定結果によりセットされた値をもち、メモリ50のアドレスとなるものである。

これにより、条件付選択スキップ命令で指定された条件の判定結果に対応する制御データを自助的にメモリ50から読み出し、第2図の命令実行制御フラグ回路21にセットすることができる。この方法は、命令内に制御データの記述フィールドを設ける必要がないという利点がある。

第6図は、条件の成立、不成立によって制御データの値を反転する場合の制御データの反転設定 回路の例である。図中、60はEORゲート、61は制御データ、62は条件成立時にONとなる 信号である。この助作を次のプログラム例で説明

- z

SS (条件) 制御データ '0101'

後統命令①

後統命令②

後統命令③

後統命令④

制御データ '0101' から、条件成立時には、 後続命令②、③が有効、①、③が無効となる指示 が行われる。また条件不成立の場合には、第4図 で説明した例では全命令が有効となる。ここで第 6図の回路を使用した場合(たとえばモード指定 により使用できるようにする)には、条件不成立 時に、制御データ '0101' はEORゲート6 0の出力で '1010' となり、後統命令①、③ のみが有効となるように制御できる。

第7図は更に他の制御データの設定方法 (その3)を示す。図中、70は条件付選択スキップ命令、71はオペコード(SS)、72は(条件)

設定方法(その2)の説明図、第6図は制御データの反転設定回路の構成図、第7図は制御データの設定方法(その3)の説明図、第8図はパイプラインの概念図である。

第1.図中,

- 1:パイプライン
- 2:命令実行制御フラグ
- 3 : 無効化制御回路
- 4:命令セット
- 5:条件付選択スキップ命令(SS)
- 6: 後統命令 (a。, a, ,, a_{r-1})
- 7.8:関御データ

特許出願人 嘉 士 通 株 式 会 社 代 理 人 弁理士 長谷川 文廣(外2名)

特開平3-269728(5)


フィールド、73は条件成立時の関御データ、74は条件不成立時の制御データ、75は制御データ73、74を条件の成立/不成立により選択するセレクタである。この男7図の方法では、条件成立時と条件不成立とでそれぞれ独立に任意のパターンの関御データを設定することができる。

(発明の効果)

本発明によれば、パイプラインでの命令実行制 彻に乱れを生じることなく実行命令の切り替えを 行うことができるため、処理の高速化を図ること ができ、また複雑な処理を簡潔に記述できるため プログラムの構成が簡単になり、プログラム開発 や保守が容易になる利点が得られる。


4. 図面の簡単な説明


第1図は本発明の原理図、第2図は本発明の一 実施例回路の構成図、第3図は命令実行制御フラ グ回路の細部構成図、第4図は制御データの設定 方法(その1)の説明図、第5図は制御データの



本部明/原理 第 1 四


持開平3-269728(6)





命令矣析制构75个回路n钢却構成 第 3 团

特開平3-269728(7)



制御テンタの設定方法(4.03) 第 7 図

